# PATTERN LAYOUT OF THIN FILM TRANSISTOR WITH INCORPORATED PERIPHERAL CIRCUIT

Patent Number:

JP2105115

Publication date:

1990-04-17.

Inventor(s):

OIKAWA SABURO; others: 04

Applicant(s):

HITACHI LTD

Requested Patent:

**JP2105115** 

Application Number: JP19880257190 19881014

Priority Number(s):

IPC Classification:

G02F1/1345; H01L27/04; H01L27/12; H01L29/784

EC Classification:

Equivalents:

## Abstract

PURPOSE:To reduce variance in switching speed by arranging a pattern so that the position of signal use thin film transistors (TFT) of one unit which are arranged alternately in two opposite signal TFTs at nearly. equal distances from the center on a transparent insulating substrate.

CONSTITUTION: Adjacent signal switching TFTs 31-34 are arranged in left and right switching TFT groups 3 symmetrically about the center of the substrate 1, and the layout of them is so determined that the TFTs are at equal distances from the substrate center. Therefore, variance in thickness among the gate insulating films of the adjacent signal switching TFTs can be minimized, so the adjacent signal switching TFTs become nearly equal in switching speed. Consequently, picture elements of a liquid crystal display is prevented from having a line defect.

Data supplied from the esp@cenet database - I2

# ⑲ 日本 国特 許 庁 (JP)

⑩特許出願公開

#### <sup>10</sup> 公 開 特 許 公 報 (A) 平2-105115

®Int. Cl. 5

識別記号

庁内整理番号

倒公開 平成2年(1990)4月17日

G 02 F 1/1345 H 01 L 27/04

7370-2H Α

7514—5F 8624-5F

H 01 L 29/78

3 1 1 A :×

審査請求 未請求 請求項の数 2 (全5頁)

❷発明の名称

周辺回路内蔵薄膜トランジスタのパターンレイアウト

20特 願 昭63-257190

223出 昭63(1988)10月14日

@発 明 者 及 Ш

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

⑫発 明 者 野 小 記 久 雄

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

@発 明 者 北 島 雅 明

寬

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

⑫発 明 者 実 方 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所家電研究所内

勿出 願 人 株式会社日立製作所 個代 理 人 弁理士 小川 勝男

東京都千代田区神田駿河台 4 丁目 6 番地

外2名

最終頁に続く

明 蜖

1. 発明の名称

周辺回路内蔵帯膜トランジスタのパターンレイ アウト

- 2. 特許請求の範囲
  - 1. 透明な絶縁基板上に、半導体薄膜トランジス タからなる画素領域と、該画素領域の一連の薄 膜トランジスタを駆動する一単位の信号用薄膜 トランジスタが交互に相対向する2つの領域に 配履した信号用スイツチング領域と、走査用ス イツチング領域から成る一対の液晶表示用薄膜 トランジスタ装置が、該透明絶縁基板上に複数 個配置した液晶表示用薄膜トランジスタのレイ アウトにおいて、該対向する2つの信号用薄膜 トランジスタ領域に交互に配置した一単位の信 号用薄膜トランジスタの位置が、該透明な絶縁 基板上の中心からほぼ等距離にあるようパター ン配置したことを特徴とした周辺回路内蔵幕膜 トランジスタのパターンレイアウト。
- 2. 特許請求の範囲第1項の一対の液晶表示用荷

膜トランジスタ装置が絶縁基板上に複数個の配 置において、該一対のトランジスタ装置が、絶 緑基板を中心として、対象に配置したことを特 徴とした周辺回路内蔵薄膜トランジスタのパタ ーンレイアウト。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、遊過型被品表示用の薄膜トランジス タ(TFT)に係り、特に、駆動回路を内蔵した TFTの動作の均一性向上に好適なパターンレイ アウトに関する。

〔従来の技術〕

近年、ガラスなどの透明な絶縁基板上に、比較 的低温で形成した半導体薄膜を用いて薄膜トラン ジスタ(以下TFTと略称する)を形成し、これ を被晶駆動用スイツチング素子としたいわゆるア クテイブマトリツクス方式の被晶ディスプレイ用 TFTの開発が活発に行なわれている。単結晶ほ どではないが電界効果移動度が比較的高く、安定 した薄膜半導体として多結晶シリンコを用いた

TFTは、高画質、高精細及び大画面化を実現し やすい半導体薄膜として非常に有望視されている。 特に、電界効果移動度が非晶質のシリコン薄膜よ り2桁以上も大きいため、同一括板内に駆動回路 の内蔵が可能で、この構成でのTFTアクテイブ マトリツクス基板の開発がより盛んに行われてい る。一般に、画素表示のための内蔵駆動回路とし ては走査側スイツチング回路と、信号側スイツチ ング回路に大別される。これらの回路はLCD用 TFTの設計ルールに基づいて定められ、それぞ れ帯状のブロツクとして画素領域以外のTFT基 板周辺に配置される。一方多結晶シリコンを用い たn·MOSTFTではスイツチングスピードの点で走査 側では引き出し端子の数が少なく (5本/m) FPCリード接続には問題ないが、信号側におい ては、スイツチングスピードを走査側より早くし なければならないという要求から引き出し始子数。 (20本/mm)が増えFPCリード接続が不可能 となつている。このため、信号側スイツチング TFT領域を基板周辺に対向して2分割としてい

#### (課題を解決するための手段)

上記目的は、一対の液晶デイスプレイ用アクティブマトリックスTFT基板の信号側スイツチングTFT郡の隣り合つたスイツチングTFTが基透明な絶縁基板の中心よりほぼ等距離になるようホトマスクにパターンをレイアウトすることで遠成される。

#### (作用)

る。となり合つたスインチングTFTは交互に対向した信号側スイッチングTFT郡に配分されている。またさらに、TFT基板の大きさと、基となる透明な絶縁基板の大きさにより、一対のTFTパターンを面積効率よく複数個収納した、すなわち、ホトマスク上に複数個の被品表示用薄膜したがいが重ねTFT基板を製作するのが通常である。

#### (発明が解決しようとする課題)

以上のような従来技術には、薄膜トランジスタの縦構造すなわち、膜厚依存性時に、ゲート絶縁膜の基板面内分布と、信号信スイツチングTFT郡の位置に配慮がされておらず、位置ずれによる信号スピードのばらつき過渡応答時の寄生容量によるバラツキという問題があつた。

本発明の目的は、ゲート絶縁膜の基板内厚さばらつきに応じて、降り合う信号側スイツチング TFTが膜厚差の小さい領域になるよう配置する ことにある。

膜厚差分のスピード差が生じ、画素のラインむら ができ、鮮明なデイスプレイ画面が得られない。

本発明は、隣り合つた信号用スイツチングTFT を膜厚ばらつき差の小さい個所にそれぞれ位置す るようにパターンレイアウトすることにより、ス イツチングスピードのばらつきを小さくする作用 をする。

### (実施例)

以下、本発明の一実施例を第1回及び第2回により説明する。

第1図は、100 mm角、厚さ1.1 mm の透明ガラス基板1上に、LCD用TFTエリア2を2対配置したパターンレイアウトを示す。3は信号側スイツチングTFT部、4は走査側周辺回路部、6は闘素部である。信号側スイツチングTFT3には隣り合つたスイツチングTFT31,32,及び33。34がそれぞれ交互に左右のTFT郡3に連結している。

第2回は、第1回のガラス基板上1に形成した ゲート絶縁膜の面内分の一例を模式的に示してい る。ここでは、常圧COD法のモノシラン熱分解により形成しており、腹厚さは基板中心付近の人間ので1050人である。このような膜厚分布をもつ基板上に、第1図に示すようにTFTをレイアウトを表して、降り合つた信号用スイツチングTFT31,32,33+34,000スイツチングTFT都3に配置され、これらが基板中心から等距離(31+32,33+34)になるようにレイアウトする。

第3図は第1図のガラス基板から、LCD用 TFTエリアを切り外したLCD用TFT基板の 平面パターンを示す。信号側スイツチングTFT 郡3の左右には信号用外部FPCリード31を、 走査側周辺回路郡4にも同様にFPCリード41 を接続している。

以上のような本実施例によれば、弾り合つた信号用スイツチングTFTのゲート絶縁膜の膜厚ばらつきを最小におさえることができることから、

はLCD用TFT基板の配線模式図、第4図、第 5図は本発明の一実施例の平面図を示す。

1 … 透明絶縁物基板、 2 … L C D 用 T F T エリア、
3 … 信号用スイツチング T F T 郡、 4 … 走査 側周
辺回路郡、 5 … ゲート用 S i O<sub>2</sub> 膜、 6 … 画素部、
3 1 , 3 2 , 3 3 , 3 4 … 信号用スイツチング
T F T 、 3 1 , 4 1 … F P C リード。

代理人 弁理士 小川勝男

隣り合つた信号用スイツチングTFTのスイッチングスピードをほぼ同一に出き、さらに画素全体として一様にできることから、被品デイスプレイの画質の鮮明なTFT拡板を提供する効果がある。

第4図及び第5図は1つの基板内に4つの表示 素子部を形成した場合の本発明の実施例を示す。 少なくとも2つの信号側スイツチングTFT部を 基板中心に対して同心円上に配置することで実施 例1と同様の効果を有する。


### (発明の効果)

本発明によれば、被晶デイスプレイ用TFTの 信号用スイツチングTFTのスイツチングスピードを一様化できるので、液晶デイスプレイの両素 の線欠陥防止に効果がある。


本実施例によれば、線欠陥を従来の5%を1%以下に低減できる。

## 4. 図面の簡単な説明

第1回は本発明の一実施例の被品デイスプレイ 用TFT基板パターンレイアウト図、第2回はゲート絶縁膜の厚さ分布を示す断面模式図、第3図





第 2 図




第 4 図

第 3 図





第5図



第1頁の続き

fint. Cl. 5

識別記号

庁内整理番号

H 01 L 27/12 29/784

7514-5F

@発 明 者 江 渡

正 容

Α

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所家電研究所内